Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Micron Mengembangkan Teknologi DRAM Generasi Baru dengan Strategi Berbeda
Micron Technology menjelaskan arah inovasi memori generasi berikutnya melalui presentasi teknologi perusahaan yang berlangsung pada 21 Oktober 2026. Dalam kegiatan tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menjelaskan pendekatan perusahaan dalam mengembangkan kemampuan manufaktur DRAM. Salah satu keputusan penting adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Melalui strategi alternatif, Micron memusatkan pengembangan pada arsitektur 6F² dengan dukungan wafer bonding dan penelitian DRAM bertumpuk. Arah pengembangan baru tersebut mencerminkan pertimbangan biaya manufaktur, kompleksitas produksi, dan efisiensi kepadatan chip.
Perkembangan tersebut muncul seiring meningkatnya kebutuhan memori untuk infrastruktur pemrosesan AI. Di lingkungan pusat data, DRAM menjadi komponen utama dalam menyediakan akses data berkecepatan tinggi. Ketika aplikasi semakin kompleks, produsen semikonduktor berupaya menciptakan chip yang memiliki kepadatan penyimpanan lebih tinggi tanpa mengorbankan efisiensi daya. Meski kebutuhan terus meningkat, melanjutkan miniaturisasi struktur DRAM memerlukan metode manufaktur yang semakin rumit. Karena alasan tersebut, Micron mengembangkan strategi manufaktur bertahap agar industri memori dapat melanjutkan inovasi.
Peran Wafer Bonding dalam Meningkatkan Kepadatan Semikonduktor
Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu proses penggabungan dua wafer semikonduktor atau lebih untuk menghasilkan perangkat dengan susunan lebih kompleks. Untuk produksi semikonduktor modern, pendekatan ini membuka peluang bagi pemisahan beberapa fungsi rangkaian sebelum struktur semikonduktor digabungkan. Pendekatan penyambungan ini memungkinkan terciptanya fleksibilitas desain yang semakin luas dibandingkan dengan sejumlah pendekatan manufaktur konvensional. Namun perlu dipahami, Micron masih belum memaparkan secara lengkap bagaimana wafer bonding akan digunakan pada generasi memori 1ε. Dengan demikian, besarnya peningkatan yang dihasilkan belum bisa dinyatakan secara definitif.
Perusahaan menyiapkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang diposisikan setelah generasi 1δ. Generasi ini merupakan bagian dari peta jalan pengembangan memori planar Micron. Dalam pengembangan semikonduktor, wafer bonding berpotensi mendukung efisiensi penggunaan area chip melalui integrasi beberapa lapisan semikonduktor. Walaupun memiliki potensi besar, penggunaannya memerlukan pertimbangan mengenai ketepatan penyelarasan wafer, kualitas sambungan, dan tingkat keberhasilan produksi. Kesalahan penyelarasan bisa berdampak terhadap fungsi sirkuit maupun kualitas hasil produksi. Karena itu, pengembangan wafer bonding tidak hanya membutuhkan desain yang tepat, tetapi juga pengujian reliabilitas berkelanjutan.
Kemampuan Litografi Generasi Baru untuk Memperluas Miniaturisasi Memori
Tidak hanya berfokus pada integrasi wafer, Micron juga menyiapkan penggunaan High NA EUV untuk generasi proses DRAM berikutnya. Teknologi litografi ultraviolet ekstrem generasi lanjut merupakan teknik litografi beresolusi tinggi yang bertujuan mencetak pola dengan dimensi semakin kecil. Dibandingkan EUV konvensional, teknologi ini menggunakan sistem optik dengan numerical aperture lebih besar. Peningkatan kemampuan optik ini dapat mendukung penurunan ukuran fitur yang dibentuk melalui proses litografi. Melalui kemampuan tersebut, High NA EUV menjadi salah satu pendekatan potensial untuk meningkatkan kepadatan rangkaian memori.
Pada rencana pengembangan teknologi DRAM, High NA EUV menjadi bagian dari pengembangan generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Sistem pencetakan pola terbaru berpotensi membantu pengembangan DRAM dengan struktur lebih rapat. Meski memiliki keunggulan teknis, penerapan litografi generasi terbaru memerlukan biaya peralatan yang tinggi. Selain harga mesin, produsen chip perlu mengevaluasi produktivitas manufaktur, stabilitas proses pencetakan, dan kompatibilitas dengan teknologi produksi yang digunakan. Sebagai bagian dari penelitian jangka panjang, Micron melakukan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Namun, jadwal produksi massal High NA EUV untuk DRAM Micron belum ditetapkan secara terbuka.
Peta Jalan DRAM Micron dari Generasi 1-Gamma hingga 3D DRAM
Melalui strategi manufaktur yang diumumkan, Micron memposisikan generasi 1γ atau 1-gamma sebagai salah satu fondasi utama. Teknologi 1-gamma berada pada tahap produksi massal. Untuk tahap pengembangan berikutnya, Micron menyiapkan node 1δ atau 1-delta yang ditargetkan mulai diproduksi secara massal pada paruh kedua 2027. Perusahaan memperkirakan, generasi tersebut menghasilkan peningkatan densitas bit sekitar seperempat dibandingkan 1-gamma. Peningkatan tersebut berpotensi memberikan kapasitas memori lebih besar dalam area wafer yang tersedia. Meskipun demikian, realisasi keuntungan tersebut ditentukan oleh proses pengembangan dan kualitas chip yang berhasil diproduksi.
Setelah generasi 1-delta, Micron memperluas penelitian menuju 1-epsilon dengan dukungan teknologi wafer bonding. Pada generasi yang lebih jauh, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang mengandalkan kombinasi teknologi litografi lanjutan. Selain melanjutkan miniaturisasi dua dimensi, Micron juga mengembangkan pendekatan 3D DRAM melalui generasi 3D1 dan 3D2. Arsitektur DRAM bertumpuk dapat menjadi alternatif untuk meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Meski demikian, Micron belum mengumumkan tanggal produksi massal 3D DRAM. Keputusan penerapannya akan mempertimbangkan biaya, kompleksitas manufaktur, dan kelayakan penggunaan pada produk komersial.
Peluang Memori Generasi Berikutnya bagi Pusat Data dan Komputasi
Perkembangan DRAM generasi baru memiliki hubungan erat dengan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Dalam lingkungan server AI, kinerja memori menentukan sebagian kemampuan sistem dalam mengakses data. Seiring meningkatnya ukuran model kecerdasan buatan, kebutuhan terhadap bandwidth memori tinggi mengalami pertumbuhan signifikan. Untuk mendukung perkembangan ini, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Rencana teknologi memori tersebut mencerminkan perhatian perusahaan yang tidak hanya memperbesar jumlah bit, tetapi juga mempertimbangkan konsumsi energi.
Inovasi yang menjadi perhatian adalah vHBM, yaitu konsep penempatan memori langsung pada bagian atas chip pemroses. Dibandingkan dengan susunan HBM tradisional, vHBM berupaya mengurangi jarak fisik pertukaran informasi. Dalam rancangan tersebut, pendekatan ini berpotensi meningkatkan bandwidth. Walaupun menawarkan keuntungan, penempatan memori langsung di atas prosesor meningkatkan kebutuhan pengendalian suhu. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang lebih berfokus pada efisiensi energi. Rencana performa vEIM tahap pertama mencakup bandwidth sekitar 2 TB per detik dengan target efisiensi energi lebih rendah dari 1 pJ/bit. Namun, jadwal peluncuran komersial teknologi tersebut masih belum diumumkan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Peta jalan teknologi DRAM terbaru Micron mencerminkan transformasi signifikan dalam persaingan teknologi manufaktur chip. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan mencari pendekatan baru untuk memperbesar kapasitas memori ketika proses manufaktur menjadi semakin kompleks. Di samping peningkatan proses fabrikasi, Micron juga mempersiapkan arsitektur 3D DRAM serta memperluas portofolio produk untuk berbagai kebutuhan pemrosesan modern. Meskipun jadwal komersialisasi beberapa inovasi belum diumumkan, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang berorientasi pada kapasitas serta efisiensi energi. Bagaimana menurut Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap kemampuan komputer masa depan? Bagikan pemikiran Anda mengenai arah inovasi industri semikonduktor.
